본문 바로가기

조합논리회로

 (2)
Verilog - Combination Logic code(half adder,full adder,comparator,decoder)조합논리회로 반가산기 전가산기 4bit 전가산기 4bit Full Subtractor Comparator 2x4 디코더 enable 신호가 들어올 때 동작하는 decoder 3x8 decoder 4x16 decoder `timescale 1ns / 1ps // 반가산기 모듈 정의 module half_adder( input a, b, // 입력 비트 output sum, carry // 합과 자리올림 비트 출력 ); assign sum = a ^ b; // XOR 연산을 통한 합 assign carry = a & b; // AND 연산을 통한 자리올림 endmodule // 반가산기 동작 모델링 module halfadder_behaviors( input a, b, // 입력 비트 output reg s, c // ..
Verilog HDL 문법(구조적(Structural),dataflow,동작적(Behaviroal)모델링,조합논리회로,순차논리회로) 우선 Verilog 코드를 3가지 모델링으로 나눌 수가 있습니다. 1. 구조적(Structural) 모델링 논리 게이트, 플립플롭 등을 사용한 연결을 표현 기존 설계한 회로를 포함한 netlist를 사용 가장 최상위 모델링 해당 코드는 밑의 half_adder 모듈을 인스턴스화해서 fulladder를 구조적 모델링을 한 코드입니다. module fulladder_structural( //구조적 모델링 input a,b,cin, output sum,carry ); wire sum_0, carry_0, carry_1; half_adder ha0 (.a(a), .b(b), .sum(sum_0), .carry(carry_0)); half_adder ha1 (.a(sum_0), .b(cin), .sum(sum),..

티스토리툴바