Verilog - Sequential logic code(rs_latch,D_flipflop,T_flipflop,counter,ring_counter,edge_detector,fsm_led,SISO,PISO,SIPO,Shift_register,sram_8bit)순차논리회로
rs_latch enable 기능이 들어간 rs_latch D플립플롭 d_flip_flop_(p,n) 의차이 클락 clk 를 n = 0 이 들어오면 alway문 실행할거냐, 아니면 클락 clk 를 p = 1 이 들어오면 alway문 실행할거냐의 차이입니다. T플립플롭 비동기식 카운터 counter(up/down) 동기식 카운터 counter(up/down) 동기식 카운터 counter(up and down) 링 카운터 ring counter 엣지 디텍터 edge_detector p_edge : clk이 하강 엣지에서 cp_in이 0->1로 상승할 때, cp_in_old : 0, cp_in_cur : 1로 동작하여 p_edge값이 1로 pulse를 검출 n_edge : clk이 하강 엣지에서 cp_in이 ..
